(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-280464 (P2002-280464A)

(43)公開日 平成14年9月27日(2002.9.27)

(51) Int.Cl.7		識別記号	FΙ			テーマコード(参考)
H01L	21/8247		H01L	27/10	434	5 F O 8 3
	27/115			29/78	371	5 F 1 O 1
	29/788					
	29/792					

審査請求 未請求 請求項の数10 OL (全 15 頁)

(21)出願番号	特顧2001-76585(P2001-76585)	(71)出願人	000005223		
			富士通株式会社		
(22)出顧日	平成13年3月16日(2001.3.16)		神奈川県川崎市中原区上小田中4丁目1番 1号		
		(72)発明者	蒲生 康男		
			神奈川県川崎市中原区上小田中4丁目1番		
			1号 富士通株式会社内		
		(72)発明者	高橋 浩司		
			神奈川県川崎市中原区上小田中4丁目1番		
			1号 富士通株式会社内		
		(74)代理人	_ •		
		(14) (42)	弁理士 國分 孝悦		
			刀垒工 幽刀 子见		
		I -			


最終頁に続く


(54) 【発明の名称】 半導体装置及びその製造方法


(57)【要約】

【課題】 ビットラインとワードラインとの間の電気的 絶縁を十分確保するとともに、バーズビークの発生等の 不都合を抑止して優れた電荷保持特性を実現する。

【解決手段】 半導体基板1に不純物がイオン注入されて形成されたソース/ドレインとして機能するビットライン5と、ゲート電極として機能するワードライン7とが交差する構成の埋め込みビットライン型フラッシュメモリにおいて、ビットライン5を形成するための不純物のイオン注入及びその活性化のためのアニール処理を行った後に、シリコン酸化膜/シリコン窒化膜/シリコン酸化膜からなる3層構造のONO膜6を成膜する。







第1の実施形態の製造工程

【特許請求の範囲】

1

前記稅層膜上に電極材料を堆稅し、前記電極材料及び前 記稅層膜をパターニングすることにより、前記半導体基 板上で前記稅層膜を介した所定形状のゲート電極を形成 する第3の工程とを含むことを特徴とする半導体装置の 製造方法。

【請求項2】 前記第3の工程において、前記ゲート電極を前記半導体基板上で前記積層膜を介して前記ソース領域上及び前記ドレイン領域上を交差するように形成することを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】 前記第1の工程において、前記不純物導入を行った後、続いて前記活性領域に増速酸化抑制機能を有する物質を導入し、所定の雰囲気中で前記半導体基板を熱処理して前記ソース領域及び前記ドレイン領域を形成することを特徴とする請求項1又は2に記載の半導体装置の製造方法。

【請求項4】 前記増速酸化抑制機能を有する物質は窒素、炭素、窒素又は炭素を含む化合物から選ばれた一種であることを特徴とする請求項3に記載の半導体装置の製造方法。

【請求項5】 半導体基板の表層にソース領域及びドレイン領域を備え、前記半導体基板上の前記ソース領域と前記ドレイン領域との間に、電荷捕獲機能を有する第1の絶縁膜の上下を第2及び第3の絶縁膜で挟む少なくとも3層からなる積層膜を介してゲート電極が形成されてなる半導体装置であって、

前記ゲート電極は、前記半導体基板上で前記積層膜を介 して前記ソース領域上及び前記ドレイン領域上を交差す るように形成されており、

前記ソース領域及び前記ドレイン領域は、前記不純物と 共に、増速酸化抑制機能を有する物質を含むことを特徴 とする半導体装置。

【請求項6】 前記増速酸化抑制機能を有する物質は窒素、炭素、窒素又は炭素を含む化合物から選ばれた一種であることを特徴とする請求項5に記載の半導体装置。

半導体基板の活性領域の表層に不純物を導入し、所定の 50 用いる。具体的には、先ず図14(a)に示すように、

雰囲気中で前記半導体基板を熱処理して前記ソース領域 及び前記ドレイン領域を形成した後に、前記積層膜を形 成することを特徴とする半導体装置の製造方法。

【請求項8】 前記ゲート電極を前記半導体基板上で前記積層膜を介して前記ソース領域上及び前記ドレイン領域上を交差するように形成することを特徴とする請求項7に記載の半導体装置の製造方法。

【 請求項 9 】 前記不純物導入を行った後、続いて前記 活性領域に増速酸化抑制機能を有する物質を導入し、所 10 定の雰囲気中で前記半導体基板を熱処理して前記ソース 領域及び前記ドレイン領域を形成することを特徴とする 請求項 7 又は 8 に記載の半導体装置の製造方法。

【 請求項10】 前記増速酸化抑制機能を有する物質は 室素、炭素、窒素又は炭素を含む化合物から選ばれた一 種であることを特徴とする請求項9に配載の半導体装置 の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体基板とゲート電極との間に、電荷捕獲機能を有する絶縁膜及びこれを上下で挟み込む絶縁膜を含む積層膜が設けられてなる 半導体装置及びその製造方法に関する。

[0002]

【従来の技術】従来から、電源を断っても記憶情報が保持される不揮発性メモリとして、半導体基板に形成された不純物拡散層をピットライン(埋め込みピットライン)とし、これらと直交するように半導体基板上に容量絶縁膜を介してワードラインが形成されてなる半導体メモリが案出されており、EEPROMのような2層電響の構造に比べて構造を簡素化することができ、素子の更なる小型化・微細化への対応が期待されている。

【0003】この半導体メモリでは、前記容量絶縁膜として、シリコン窒化膜に代表される電荷捕獲機能を有する絶縁膜の上下をシリコン酸化膜等の絶縁膜で挟み込んでなる、少なくとも3層構造の積層膜を用いるのが好適である。この積層膜の代表例としては、電荷捕獲機能を有するシリコン窒化膜をシリコン酸化膜で挟持してなるシリコン酸化膜111/シリコン窒化膜112/シリコン酸化膜113構造のいわゆるONO膜が知られてい

40 る。

【0004】この半導体メモリの場合、ソース/ドレインとして機能する埋め込みビットライン上を前記積層膜を介してワードラインが交差するため、ビットラインとワードラインとの間の電気的絶縁を十分に確保する必要がある。この観点を踏まえて、従来の埋め込みビットライン構造の半導体メモリの製造方法について以下で概説する。

【0005】(従来例1)ここでは、ONO膜をそのままピットライン-ワードライン間の電気的絶縁膜として用いる。日本的には、先ず図14(a)に示すように

させる。

例えばp型のシリコン半導体基板101の活性領域上にシリコン酸化膜111/シリコン窒化膜112/シリコン酸化膜113を頂次積層してONO膜102を形成し、このONO膜102上にレジストパターン103を形成した後、このレジストパターン103をマスクとして、砒素等のn型不純物をONO膜102を通過する条件で半導体基板101の表層にイオン注入する。

【0006】続いて、レジストパターン103を灰化処理等により除去し、半導体基板101をアニール処理することにより、ソース/ドレインとして機能する埋め込みピットライン104を形成する。

【0007】続いて、図14(b)に示すように、ONO膜102上に電極材料を成膜し、これをパターニングすることにより、ONO膜102を介して埋め込みビットライン104と交差し、ゲート電極として機能するワードライン105を形成する。

【0008】しかる後、層間絶縁膜やコンタクト孔、各種配線層の形成等の後工程を経て、半導体メモリを完成させる。

【0009】(従来例2) ここでは、ピットライン上の ONO膜のうち、最下層のシリコン酸化膜のみを厚く形成し、電気的絶縁を確保する。

【0010】具体的には、先ず図15(a)に示すように、例えばp型のシリコン半導体基板101の活性領域上にONO膜102を形成し、このONO膜102上にレジストパターン103を形成した後、このレジストパターン103をマスクとして、ONO膜102の上層のシリコン酸化膜113及びシリコン室化膜112をパターニングし、レジストパターン103を除き最下層のシリコン酸化膜111のみを残す。

【0011】続いて、レジストパターン103をマスクとして、砒素等のn型不純物を最下層のシリコン酸化膜111を通過する条件で半導体基板101の表層にイオン注入する。

【0012】続いて、レジストパターン103を除去し、半導体基板101を酸素雰囲気中でアニール処理することにより、ソース/ドレインとして機能する埋め込みピットライン104を形成する。このとき、図15(b)に示すように、前記アニール処理により、シリコン酸化膜111のピットライン104上の部位に半導体 40 基板101内における砒素の存在に起因して増速酸化が生じ、シリコン酸化膜111は当該部位で40nm~60nm程度の厚みとなる。

【0013】続いて、図15(c)に示すように、電極材料を成膜し、これをパターニングすることにより、シリコン酸化膜111を介して埋め込みピットライン104と交差し、ゲート電極として機能するワードライン105を形成する。

【0014】しかる後、層間絶緑膜やコンタクト孔、各 種配線層の形成等の後工程を経て、半導体メモリを完成 50

【0015】(従来例3) ここでは、電気的絶縁を確保 のため、ビットライン上に厚いシリコン酸化膜を形成し た後、ビットラインを形成する。

4

【0016】具体的には、先ず図16(a)に示すように、例えばp型のシリコン半導体基板101の活性領域上に薄い犠牲酸化膜106を形成し、この犠牲酸化膜106上にレジストパターン103を形成した後、このレジストパターン103をマスクとして、砒素等のn型不10 純物を犠牲酸化膜106を通過する条件で半導体基板101の表層にイオン注入する。

【0017】続いて、図16(b)に示すように、レジストパターン103を除去した後、半導体基板101を酸素雰囲気中でアニール処理することにより、ソース/ドレインとして機能する埋め込みピットライン104を形成する。このとき、前記アニール処理により、犠牲酸化膜106のピットライン104上の部位に半導体基板101内における砒素の存在に起因して増速酸化が生じ、犠牲酸化膜106は当該部位で40nm~60nm程度の厚みとなる。

【0018】続いて、図16(c)に示すように、チャネル領域上の犠牲酸化膜106を除去した後、活性領域上にONO膜102を形成する。このとき、ONO膜102の形成時における熱処理の影響で、ビットライン104上に存する犠牲酸化膜106の厚みが50nm~90nm程度に増加する。

【0019】続いて、図16(d)に示すように、電極 材料を成膜し、これをパターニングすることにより、犠 牲酸化膜106を介して埋め込みビットライン104と 30 交差し、ゲート電極として機能するワードライン105 を形成する。

【0020】しかる後、層間絶縁膜やコンタクト孔、各種配線層の形成等の後工程を経て、半導体メモリを完成させる。

[0021]

【発明が解決しようとする課題】上述した各製造方法によれば、ビットラインとワードラインとの間に電気的絶縁が保たれた埋め込みビットライン構造の半導体メモリを製造することができる。しかしながらその反面、前記各製造方法には以下に示すような問題点がある。

【0022】従来例1で説明した製造方法の場合、ビットライン104とワードライ105との間の電気的絶縁をONO膜102のみで確保するため、ONO膜102の耐圧を上げておく必要がある。ところが本製法では、ビットライン104を形成するための砒素のイオン注入をONO膜102を通過させて行うため、必然的にONO膜102は損傷を受ける。更には、ONO膜102を構成する最上層のシリコン酸化膜113が後工程の処理でエッチングされてしまうため、ONO膜102の十分な耐圧を確保することは困難である。

【0023】従来例2で説明した製造方法の場合、熱処理によりピットライン104上のシリコン酸化膜111を厚くする際に、ピットライン104上にはシリコン酸化膜111のみ存した状態であるため、チャネル領域の両サイドに酸素の回り込みによるバーズピークが形成される。更には、通常メモリセル領域の形成時にその周辺回路領域を同時に形成するが、この周辺回路領域を構成するトランジスタのゲート絶緑膜を形成する際の数回の熱処理により、ピットライン104上のシリコン酸化膜111が更に厚く(100nm~150nm程度)なり、それに伴ってバーズピークの度合いも大きくなってしまう。

【0024】従来例3で説明した製造方法の場合、ビットライン104上の犠牲酸化膜106は、ビットライン104の不純物拡散時、及びONO膜102形成時における各熱処理に起因する増速酸化により、当該部位における厚みの増大化とともにバーズビークも大きく成長してしまう。

【0025】このように、埋め込みビットライン構造の 半導体メモリを製造するに際して、ビットラインとワー ドラインとの間の電気的絶縁を確保することが困難となったり、当該電気的絶縁の確保は可能であるものの、これによりバーズビークの発生を誘発して電荷保持特性の 著しい劣化を招くという深刻な問題がある。

【0026】そこで本発明は、前記課題に鑑みてなされたものであり、ピットラインとワードラインとの間の電気的絶縁を十分確保するとともに、パーズピークの発生等の不都合を抑止して優れた電荷保持特性を実現する半導体装置及びその製造方法、特に埋め込みピットライン構造の半導体メモリを提供することを目的とする。

[0027]

【課題を解決するための手段】本発明者は、鋭意検討の 結果、以下に示す発明の諸態様に想到した。

【0028】本発明では、半導体基板の表層にソース領域及びドレイン領域を備え、前記半導体基板上の前記ソース領域と前記ドレイン領域との間に、電荷捕獲機能を有する第1の絶縁膜の上下を第2及び第3の絶縁膜で挟む少なくとも3層からなる積層膜を介してゲート電極が形成されてなる半導体装置及びその製造方法を対象とする。

【0029】本発明の半導体装置の製造方法は、半導体基板の活性領域の表層に不純物を導入し、所定の雰囲気中で前配半導体基板を熱処理してソース領域及びドレイン領域を形成する第1の工程と、前配第1の工程の後、前記活性領域を覆うように、電荷捕獲機能を有する第1の絶縁膜の上下を第2及び第3の絶縁膜で挟む少なくとも3層からなる積層膜を形成する第2の工程と、前記積層膜上に電極材料を堆積し、前記電極材料及び前記積層膜をパターニングすることにより、前記半導体基板上で前記積層膜を介した所定形状のゲート電極を形成する第

3の工程とを含む。

【0030】ここで、前記第1の工程において、前記不 純物導入を行った後、続いて前記活性領域に増速酸化抑 制機能を有する物質を導入し、所定の雰囲気中で前記半 導体基板を熱処理して前記ソース領域及び前記ドレイン 領域を形成することが好適である。

6

【0031】この場合、前記括性領域に前記増速酸化抑制機能を有する物質を導入するに際して、前記括性領域表面に対して斜め方向から前記物質をイオン注入するこ10とが好適である。

【0032】本発明の半導体装置は、前記ゲート電極が、前記半導体基板上で前記積層膜を介して前記ソース領域上及び前記ドレイン領域上を交差するように形成されており、前記ソース領域及び前記ドレイン領域が、前記不純物と共に、増速酸化抑制機能を有する物質を含むように構成される。

[0033]

【発明の実施の形態】以下、本発明を適用した好適な諸 実施形態について、図面を参照しながら詳細に説明す 20 る。

【0034】(第1の実施形態)本実施形態では、半導体装置として、いわゆる埋め込みピットライン型のフラッシュメモリについて例示する。ここでは便宜上、フラッシュメモリの構造をその製造工程と共に説明する。

【0035】図1、図2は、第1の実施形態による埋め込みピットライン型のフラッシュメモリの製造方法を工程順に示す概略断面図である。このフラッシュメモリを製造するには、先ず図1(a)に示すように、p型のシリコン半導体基板1を用意し、この半導体基板1の表面に例えばLOCOS法により素子分離領域にフィールド酸化膜(不図示)形成して素子分離を施し、メモリセル領域の活性領域2及びCMOSトランジスタ等が形成される周辺回路領域の活性領域(不図示)を画定する。

【0036】この場合、LOCOS法を用いる代わりに、半導体基板1の素子分離領域に溝(不図示)を形成し、当該溝内に絶縁物を充填させて活性領域を画定するようにしても良い。

【0037】続いて、活性領域2上に酸素努囲気中で900℃~1100℃の熱処理を施して200nm~500m のnm程度の膜厚の犠牲酸化膜3を形成した後、犠牲酸化膜3上にレジストを塗布し、このレジストをフォトリソグラフィーにより加工して各々が所定間隔離間する帯状の各レジストパターン4を形成する。

℃、10分のアニール処理を行い、イオン注入した砒素 を活性化し、帯状の各ピットライン5を形成する。これ らピットライン5は、当該フラッシュメモリのソース/ ドレインとして機能することになる。

【0039】続いて、図1(c)に示すように、半導体 基板1上に、シリコン酸化膜/シリコン窒化膜/シリコ ン酸化膜からなる3層構造のONO膜6を成膜する。具 体的には、先ず、熱酸化により半導体基板 1 上にシリコ ン酸化膜21を7nm~8nm程度の膜厚に形成する。 このとき熱処理により、ビットライン5内に存する砒素 に起因して、シリコン酸化膜21の当該ビットライン5 上の部位が増速酸化されて30nm~50nm程度に膜 厚が増加する。

【0040】続いて、シリコン酸化膜21上にCVD法 により600℃~800℃でシリコン室化膜22を膜厚 5 nm程度に形成する。そして、シリコン窒化膜22上 にCVD法によりシリコン酸化膜23を膜厚10nm程 度に形成し、ONO膜6とする。

【0041】続いて、メモリセル領域の活性領域2をレ ジストによりマスクし、周辺回路領域の活性領域に存す るONO膜6をCF4+CHF3/O2ガス等を用いて全 面除去し、活性領域2のレジストを除去した後、周辺回 路領域の活性領域に熱酸化によりゲート絶縁膜(不図 示)を形成する。このとき、ピットライン5は〇N〇膜 6で覆われているため、ゲート絶縁膜の形成時の熱処理 の影響は少なく、シリコン酸化膜21のピットライン5 上の部位の更なる増速酸化は抑制され、膜厚増加は殆ど 見られない。

【0042】続いて、メモリセル領域及び周辺回路領域 の各活性領域に、n型不純物、ここではリン(P)を $0.2\sim3\times10^{21}/cm^3$ の濃度にドープしたアモル ファス・シリコン(DASi)膜(不図示)をCVD法 により100nm~150nm程度の膜厚に形成する。 【0043】続いて、図2(a)及び図3(平面図)に 示すように、このDASi膜を熱処理してポリシリコン 膜とし、当該ポリシリコン膜及び〇NO膜6をフォトリ ソグラフィー及びそれに続くドライエッチングによりパ ターニングして、各ピットライン5とONO膜6を介し て直交し、ゲート電極として機能する帯状の各ワードラ イン7を形成する。ここで、ポリシリコン膜上にタング ステン・シリサイド(WSi)膜を形成し、ポリサイド 構造のワードラインを形成して、配線の低抵抗化を図る ようにしても好適である。

【0044】続いて、図2(b)に示すように、ワード ライン7を覆うように、高温熱CVD酸化膜(HTO 膜) 8及びBPSG膜9を順次形成し、ワードライン7 等に通じるコンタクト孔 (不図示)を形成した後、リフ ロー処理により平坦化されたBPSG膜9上でコンタク ト孔を充填するようにアルミ合金膜をスパッタ法により 成膜する。そして、このアルミ合金膜をフォトリソグラ 50 係について調べた。この実験結果を図8に示す。なお、

フィー及びそれに続くドライエッチングによりパターニ ングして、上層配線11を形成する。

【0045】しかる後、上層配線11を覆う保護膜12 を形成し、更なる層間絶縁膜やコンタクト孔(ピア 孔)、配線等の形成工程を経て、埋め込みピットライン 型のフラッシュメモリを完成させる。

【0046】このフラッシュメモリを用いて記憶情報を **掛き込むには、図4に示すように、チャネル・ホット・** エレクトロン(CHE)又はドレイン・アパランシェ・ 10 ホット・キャリア (DAHC) により、ドレイン端に電 子を注入する。なおこの場合、ソース/ドレインの電圧 を入れ換えることで、ソース端への電子注入を行うこと も可能である。即ち、1つのメモリセルで2個所への掛 き込み(電子注入)ができる。

【0047】また、このフラッシュメモリを用いて記憶 団報を消去するには、図5 (a), (b)に示すよう に、ファウラー-ノルドハイム (FN) トンネルによ り、ONO膜6から電荷を引き抜くことにより、或いは バンド間トンネルで生じた正孔とドレインー基板間電界 20 によるホットホールをONO膜6へ注入することにより 行う。図示の例は、後者のパンド間トンネルによるもの である。なおこの場合、ドレイン端に電子注入した場合 の消去例を示すが、ソースにも同様の電圧を印加するこ とで、ドレイン端と同時にソース端の一括消去が可能と なる。

【0048】また、このフラッシュメモリを用いて記憶 情報を読み出す方法について図6で説明する。シリコン 窒化膜22中に負の電荷が存在する状態では、チャネル が切断されてソース/ドレイン間の電流は流れない(図 30 6 (a))。この状態をデータ"0"とする。また、シ リコン窒化膜22中に電子が無い状態では、チャネルが つながり電流が流れる(図6(b))。この状態をデー タ"1"とする。

【0049】一実験例一

40

ここで、第1の実施形態によるフラッシュメモリの諸特 性について、上述した従来例との比較に基づいて調べた 実験結果について述べる。当該各実験では、上述した従 来例1、従来例2を比較例として従来例 、従来例 と し、本実施形態を本発明 として図7~図9に示す。

【0050】(実験例1)先ず、フラッシュメモリにお けるソース/ドレインーゲート電極間の電圧とリーク電 流との関係について調べた。この実験結果を図7に示 す。なお、図7中ではリーク電流を対数表示する。ON O膜の耐圧は15V程度必要であるが、図示のように、 本発明 ではピットライン (ソース/ドレイン) 上のシ リコン酸化膜が最も厚い従来例 と同程度の耐圧が確保 されていることが判る。

【0051】(実験例2)フラッシュメモリにおいて、 配憶情報の消去/書き込みの回数と電荷保持特性との関

図8中では電荷保持特性を相対値で表示する。消去/書 き込み(サイクル)を繰り返した後、150℃で2時間 の熱処理を行ったときの電荷保持特性について調べたと ころ、図示のように、本発明 では、ビットライン (ソ ース/ドレイン)上のシリコン酸化膜が最も薄くパーズ ピークが最も小さい従来例 と同等の電荷保持特性が得 られることが判る。

【0052】(実験例3)フラッシュメモリにおいて、 記憶情報の消去/書き込みの回数と閾値電圧(Vih)と の関係について調べた。この実験結果を図9(a),

(b), (c)に示す。 ひき込み条件を V d = 5.9 V、Vg=9.5V、書き込み時間=3μsとし、消去 条件をVd=7.0V、Vg=3.0V、消去時間=1 0msとしたところ、図示のように、本発明 と従来例

との間で消去/書き込み速度に変化は見られなか った。なお、この実験結果に基づき、実験例2ではサイ クルを同条件で行った。

【0053】以上説明したように、本実施形態では、ビ ットライン5の不純物(砒素)を活性化した後に〇NO 膜6を形成する。この〇NO膜6の成膜時において、〇 NO膜6の構成要素であるシリコン酸化膜21が増速酸 化によりピットライン5上のみで厚く形成され、これに よりビットライン5とワードライン7との間の電気的絶 緑が十分確保される。しかもこの場合、ONO膜6の形 成後の各種熱処理(周辺回路領域のゲート絶縁膜の形成 等)の際には、ビットライン5上のシリコン酸化膜21 の当該厚膜部分上は、ONO膜6の他の構成要素(シリ コン窒化膜22及びシリコン酸化膜23) に覆われてい るため、シリコン酸化膜21の当該厚膜部分はさほど増 速酸化されず、パーズピークは無視し得る程度に抑えら れる。

【0054】即ち本実施形態では、フラッシュメモリが 完成するまでの諸工程を通して、ONO膜6は、ビット ライン5上でピットライン5-ワードライン7問の電気 的絶縁を十分に確保し、且つ電荷保持特性を劣化させる バーズビークを生成しない程度の最適範囲の膜厚に保た れる。これにより、トランジスタ特性を向上させて極め て信頼性の高いフラッシュメモリが実現する。

【0055】(第2の実施形態)本実施形態では、第1 の実施形態と同様に、いわゆる埋め込みビットライン型 のフラッシュメモリについて例示するが、ピットライン の形成工程が異なる点で相違する。 なお、第1の実施形 態で開示したフラッシュメモリの構成部材等と共通する ものについては同符号を記す。

【0056】図10、図11は、第2の実施形態による 埋め込みピットライン型のフラッシュメモリの製造方法 を工程順に示す概略断面図である。このフラッシュメモ リを製造するには、先ず図10(a)に示すように、p 型のシリコン半導体基板1を用意し、この半導体基板1 の表面に例えばLOCOS法により素子分離領域にフィ 50 砒素に起因して、シリコン酸化膜21の当該ビットライ

ールド酸化膜(不図示)形成して素子分離を施し、メモ リセル領域の活性領域2及びCMOSトランジスタ等が 形成される周辺回路領域の活性領域(不図示)を画定す

【0057】この場合、LOCOS法を用いる代わり に、半導体基板1の素子分離領域に薄(不図示)を形成 し、当該溝内に絶録物を充填させて活性領域を画定する ようにしても良い。

【0058】続いて、活性領域2上に酸素雰囲気中で9 10 00℃~1100℃の熱処理を施して200nm~50 0 n m程度の膜厚の犠牲酸化膜3を形成した後、犠牲酸 化膜3上にレジストを塗布し、このレジストをフォトリ ソグラフィーにより加工して各々が所定間隔離間する帯 状の各レジストパターン4を形成する。

【0059】続いて、図10(b)に示すように、各レ ジストパターン4をマスクとして、半導体基板1の表層 に犠牲酸化膜3を通過する条件、ここでは加速エネルギ -50 keV、ドーズ Ω 2~3×10¹⁵/cm²の条件 でn型不純物、例えば砒素(As)をイオン注入した 後、続いて増速酸化抑制機能を有する物質、ここでは窒 素イオンを加速エネルギー2~10keV、ドーズ量 0. $5 \sim 4 \times 10^{15} / \text{cm}^2$ の条件でイオン注入する。 【0060】この増速酸化抑制機能を有する物質として は、窒素、炭素、窒素又は炭素を含む化合物から選ばれ た一種であれば良い。これらの不純物が存在するときに 熱処理を行うと、半導体基板1の表面にこれらの不純物 が集合し、SiN又はSiCを形成して、これが酸素の 半導体基板 1 内への拡散を抑えると考えられるからであ る。従って、窒素イオンの代わりに炭素イオンをイオン 30 注入するようにしても好適である。更に、当該物質の導 入法としてはイオン注入に限定されず、例えば当該物質

【0061】続いて、レジストパターン4を灰化処理等 の手法により除去した後、窒素努囲気中(不活性ガス中 でも良い。)で1050℃、10分のアニール処理を行 40 い、イオン注入した砒素を活性化し、帯状の各ピットラ イン5を形成する。これらピットライン5は、当該フラ ッシュメモリのソース/ドレインとして機能することに

の雰囲気中で熱処理して当該物質を半導体基板1内に導 入するようにしても良い。この場合、増速酸化抑制機能

を有する物質としては、上記した増速酸化抑制の理由か ら、NO₂, NO, NH₃, C_xH_y(x, yは適当な数)

から選ばれた1種を用いることが好適である。

【0062】 続いて、図10(c) に示すように、半導 体基板1上に、シリコン酸化膜/シリコン窒化膜/シリ コン酸化膜からなる3層構造のONO膜6を成膜する。 具体的には、先ず、熱酸化により半導体基板 1 上にシリ コン酸化膜21を7nm~8nm程度の膜厚に形成す る。このとき熱処理により、ビットライン5内に存する

ン5上の部位が増速酸化されて30nm~50nm程度 に膜厚が増加する。但しこの場合、イオン注入された窒 素イオンの増速酸化抑制機能により、窒素イオン注入を 行わない第1の実施形態の場合に比して当該膜厚増加は 抑制される。

【0063】続いて、シリコン酸化膜21上にCVD法により6000~800℃でシリコン室化膜22を膜厚5nm程度に形成する。そして、シリコン室化膜22上にCVD法によりシリコン酸化膜23を膜厚10nm程度に形成し、ONO膜6とする。

【0064】続いて、メモリセル領域の活性領域2をレジストによりマスクし、周辺回路領域の活性領域に存するONO膜6をCF $_4$ +CHF $_3$ /O $_2$ ガス等を用いて全面除去し、活性領域2のレジストを除去した後、周辺回路領域の活性領域に熱酸化によりゲート絶縁膜(不図示)を形成する。このとき、ビットライン5はONO膜6で覆われているため、ゲート絶縁膜の形成時の熱処理の影響は少なく、シリコン酸化膜21のビットライン5上の部位における更なる増速酸化は抑制され、膜厚増加は殆ど見られない。

【0065】続いて、メモリセル領域及び周辺回路領域の各活性領域に、n型不純物、ここではリン(P)を0.2~3×10²¹/cm³の濃度にドープしたアモルファス・シリコン (DASi) 膜(不図示)をCVD法により100nm~150nm程度の膜厚に形成する。【0066】続いて、図11(a)に示すように、このDASi膜を熱処理してポリシリコン膜とし、当該ポリシリコン膜及びONO膜6をフォトリソグラフィー及びそれに続くドライエッチングによりパターニングして、各ビットライン5とONO膜6を介して直交し、ゲート30電極として機能する帯状の各ワードライン7を形成する。ここで、ポリシリコン膜上にタングステン・シリサイド(WSi)膜を形成し、ポリサイド構造のワードラインを形成して、配線の低抵抗化を図るようにしても好適である。

【0067】続いて、図11(b)に示すように、ワードライン7を覆うように、高温熱CVD酸化膜(HTO膜)8及びBPSG膜9を順次形成し、ワードライン7等に通じるコンタクト孔(不図示)を形成した後、リフロー処理により平坦化されたBPSG膜9上でコンタクト孔を充填するようにアルミ合金膜をスパッタ法により成膜する。そして、このアルミ合金膜をフォトリソグラフィー及びそれに続くドライエッチングによりパターニングして、上層配線11を形成する。

【0068】しかる後、上層配線11を覆う保護膜12を形成し、更なる層間絶縁膜やコンタクト孔(ピア孔)、配線等の形成工程を経て、埋め込みピットライン型のフラッシュメモリを完成させる。

【0069】以上説明したように、本実施形態では、ビットライン5の不純物(砒素)を活性化し、更に増速酸 50

化抑制機能を持つ窒素(炭素)をイオン注入した後に、ONO膜6を形成する。このONO膜6の成膜時において、ONO膜6の構成要素であるシリコン酸化膜21が 増速酸化によりピットライン5上のみで厚く形成され、これによりピットライン5とワードライン7との間の電気的絶縁が十分確保される。しかもこの場合、ONO膜6の形成後の各種熱処理(周辺回路領域のゲート絶縁膜の形成等)の際には、ピットライン5上のシリコン酸化膜21の当該厚膜部分上は、ONO膜6の他の構成要素(シリコン窒化膜22及びシリコン酸化膜23)に収整ないるため、更には窒素(炭素)の増速酸化抑制機能によりシリコン酸化膜21の当該厚膜部分はさほど増速酸化されず、バーズビークは無視し得る程度に抑えられる。

【0070】即ち本実施形態では、フラッシュメモリが 完成するまでの諸工程を通して、ONO膜6は、ビット ライン5上でピットライン5 - ワードライン7間の電気 的絶縁を十分に確保し、且つ電荷保持特性を劣化させる バーズビークを生成しない程度の最適範囲の膜厚に保た 20 れる。しかも、窒素(炭素)の増速酸化抑制機能により 当該膜厚を更に薄く制御することができる。これによ り、トランジスタ特性を向上させて極めて信頼性の高い フラッシュメモリが実現する。

【0071】 (第3の実施形態) 本実施形態では、第1の実施形態と同様に、いわゆる埋め込みピットライン型のフラッシュメモリについて例示するが、ピットラインの形成工程が異なる点で相違する。なお、第1、第2の実施形態で開示したフラッシュメモリの構成部材等と共通するものについては同符号を記す。

0 【0072】図12,図13は、第3の実施形態による 埋め込みピットライン型のフラッシュメモリの製造方法 を工程順に示す概略断面図である。このフラッシュメモ リを製造するには、先ず図12(a)に示すように、p 型のシリコン半導体基板1を用意し、この半導体基板1 の表面に例えばLOCOS法により素子分離領域にフィールド酸化膜(不図示)形成して素子分離を施し、メモ リセル領域の活性領域2及びCMOSトランジスタ等が 形成される周辺回路領域の活性領域(不図示)を画定す る。

40 【0073】この場合、LOCOS法を用いる代わりに、半導体基板1の素子分離領域に溝(不図示)を形成し、当該溝内に絶縁物を充填させて活性領域を画定するようにしても良い。

【0074】続いて、活性領域2上に酸素雰囲気中で900℃~1100℃の熱処理を施して200nm~500nm程度の膜厚の犠牲酸化膜3を形成した後、犠牲酸化膜3上にレジストを塗布し、このレジストをフォトリソグラフィーにより加工して各々が所定問隔離間する帯状の各レジストパターン4を形成する。

【0075】続いて、図12(b)に示すように、各レ

ジストパターン4をマスクとして、半導体基板1の表層 に犠牲酸化膜3を通過する条件、ここでは加速エネルギ -50keV、ドーズ量2~3×10¹⁵/cm²の条件 でn型不純物、例えば砒素(As)をイオン注入する。 【0076】続いて、増速酸化抑制機能を有する物質、 ここでは窒素イオンを加速エネルギー2~30keV、 1の表面に対して斜め方向からイオン注入する。ここ で、窒素イオンの注入角Θは、隣接するレジストパター ターン4の厚みをyとし、

 $t a n \theta = x / y$ を満たす程度の角 θ を用いて、 $\theta - 10^{\circ} \leq \Theta \leq \theta + 10^{\circ}$ とすることが好適である。

【0077】この増速酸化抑制機能を有する物質として は、窒素、炭素、窒素又は炭素を含む化合物から選ばれ た一種であれば良い。これらの不純物が存在するときに 熱処理を行うと、半導体基板1の表面にこれらの不純物 が集合し、SiN又はSiCを形成して、これが酸素の 半導体基板 1 内への拡散を抑えると考えられるからであ る。従って、窒素イオンの代わりに炭素イオンをイオン 注入するようにしても好適である。更に、当該物質の導 入法としてはイオン注入に限定されず、例えば当該物質 の雰囲気中で熱処理して当該物質を半導体基板1内に導 入するようにしても良い。この場合、増速酸化抑制機能 を有する物質としては、上記した増速酸化抑制の理由か ら、NO₂, NO, NH₃, C_xH_y(x, yは適当な数) から選ばれた1種を用いることが好適である。

【0078】続いて、レジストパターン4を灰化処理等 の手法により除去した後、窒素雰囲気中(不活性ガス中 でも良い。)で1050℃、10分のアニール処理を行 い、イオン注入した砒素を活性化し、帯状の各ピットラ イン5を形成する。これらピットライン5は、当該フラ ッシュメモリのソース/ドレインとして機能することに なる。

【0079】続いて、図12(c)に示すように、半導 体基板1上に、シリコン酸化膜/シリコン窒化膜/シリ コン酸化膜からなる3層構造の〇NO膜6を成膜する。 具体的には、先ず、熱酸化により半導体基板1上にシリ コン酸化膜21を7nm~8nm程度の膜厚に形成す る。このとき熱処理により、ビットライン5内に存する 砒素に起因して、シリコン酸化膜21の当該ピットライ ン5上の部位が増速酸化されて30nm~50nm程度 に膜厚が増加する。但しこの場合、イオン注入された窒 素イオンの増速酸化抑制機能により、窒素イオン注入を 行わない第1の実施形態の場合に比して当該膜厚増加は 抑制される。

【0080】 続いて、シリコン酸化膜21上にCVD法 により600℃~800℃でシリコン室化膜22を膜厚 50

5 nm程度に形成する。そして、シリコン窒化膜22上 にCVD法によりシリコン酸化膜23を膜厚10nm程 皮に形成し、ONO膜6とする。

14

【0081】続いて、メモリセル領域の活性領域2をレ ジストによりマスクし、周辺回路領域の活性領域に存す るONO膜6をCF4+CHF3/O2ガス等を用いて全 面除去し、活性領域2のレジストを除去した後、周辺回 路領域の活性領域に熱酸化によりゲート絶緑膜(不図 示)を形成する。このとき、ピットライン5は〇NO膜 ン4間の距離(ビットライン5の幅)をx、レジストパ 10 6 で覆われているため、ゲート絶縁膜の形成時の熱処理 の影響は少なく、シリコン酸化膜21のピットライン5 上の部位における更なる増速酸化は抑制され、膜厚増加 は殆ど見られない。

> 【0082】続いて、メモリセル領域及び周辺回路領域 の各活性領域に、n型不純物、ここではリン(P)を $0.2\sim3\times10^{21}/cm^3$ の濃度にドープしたアモル ファス・シリコン(DASi)膜(不図示)をCVD法 により100nm~150nm程度の膜厚に形成する。 【0083】続いて、図13(a)に示すように、この 20 DASi膜を熱処理してポリシリコン膜とし、当該ポリ シリコン膜及び〇NO膜6をフォトリソグラフィー及び それに続くドライエッチングによりパターニングして、 各ピットライン5とONO膜6を介して直交し、ゲート 電極として機能する帯状の各ワードライン7を形成す る。ここで、ポリシリコン膜上にタングステン・シリサ イド(WSi)膜を形成し、ポリサイド構造のワードラ インを形成して、配線の低抵抗化を図るようにしても好 適である。

【0084】続いて、図13(b)に示すように、ワー ドライン7を覆うように、高温熱CVD酸化膜(HTO 膜) 8及びBPSG膜9を順次形成し、ワードライン7 等に通じるコンタクト孔 (不図示)を形成した後、リフ ロー処理により平坦化されたBPSG膜9上でコンタク ト孔を充填するようにアルミ合金膜をスパッタ法により 成膜する。そして、このアルミ合金膜をフォトリソグラ フィー及びそれに続くドライエッチングによりパターニ ングして、上層配線11を形成する。

【0085】しかる後、上層配線11を覆う保護膜12 を形成し、更なる層間絶縁膜やコンタクト孔(ピア 孔)、配線等の形成工程を経て、埋め込みピットライン 型のフラッシュメモリを完成させる。

【0086】以上説明したように、本実施形態では、ビ ットライン5の不純物(砒素)を活性化し、更に増速酸 化抑制機能を持つ窒素(炭素)をイオン注入した後に、 ONO膜6を形成する。このONO膜6の成膜時におい て、ONO膜6の構成要素であるシリコン酸化膜21が 増速酸化によりピットライン5上のみで厚く形成され、 これによりピットライン5とワードライン7との間の電 気的絶録が十分確保される。しかもこの場合、ONO膜 6の形成後の各種熱処理(周辺回路領域のゲート絶縁膜

の形成等)の際には、ビットライン5上のシリコン酸化膜21の当該厚膜部分上は、ONO膜6の他の構成要素(シリコン室化膜22及びシリコン酸化膜23)に覆われているため、更には窒素(炭素)の増速酸化抑制機能によりシリコン酸化膜21の当該厚膜部分の増速酸化が抑制され、バーズビークは無視し得る程度に抑えられる。

15

【0087】しかも本実施形態では、窒素(炭素)を半導体基板1の表面に対して斜め方向からイオン注入するため、半導体基板1のソース/ドレイン間(チャネル)の端部位にも窒素(炭素)が導入される。これにより、チャネル端に、より奥まで窒素が注入され、バーズビークの発生が抑止される。また、窒素イオン注入時には、ビットライン5上ではレジストパターン4が影になり窒素がイオン注入されず、この部分では増速酸化が抑えられることなくシリコン酸化膜21が厚くなり、十分な耐圧確保に寄与する。従って、記憶情報の書き込み時に電子が注入される領域の界面準位を終端し、電荷保持特性が向上することになる。

【0088】即ち本実施形態では、フラッシュメモリが完成するまでの諸工程を通して、ONO膜6は、ビットライン5上でビットライン5-ワードライン7間の電気的絶縁を十分に確保し、且つ電荷保持特性を劣化させるパーズビークを生成しない程度の最適範囲の膜厚に保たれる。しかも、窒素(炭素)の増速酸化抑制機能により当該膜厚を更に薄く制御することができ、更には窒素(炭素)を斜め方向からイオン注入することで電荷保持特性の更なる向上を担保する。これにより、トランジスタ特性を向上させて極めて信頼性の高いフラッシュメモリが実現することになる。

【0089】なお、本発明は第1~第3の実施形態に限 定されるものではない。本発明は例えば、記憶情報を "1"とする単値メモリのみならず、"0 0", "01", "10", "11"とする2値メモリ や、更なる多値のメモリに適用することも可能である。 【0090】本発明の諸態様を付記として以下に示す。 【0091】(付記1)半導体基板の活性領域の表層に 不純物を導入し、所定の雰囲気中で前記半導体基板を熱 処理してソース領域及びドレイン領域を形成する第1の 工程と、前記第1の工程の後、前記活性領域を覆うよう に、電荷捕獲機能を有する第1の絶縁膜の上下を第2及 び第3の絶縁膜で挟む少なくとも3層からなる積層膜を 形成する第2の工程と、前記積層膜上に電極材料を堆積 し、前記電極材料及び前記積層膜をパターニングするこ とにより、前記半導体基板上で前記積層膜を介した所定 形状のゲート電極を形成する第3の工程とを含むことを 特徴とする半導体装置の製造方法。

【0092】(付記2)前記第3の工程において、前記 ゲート電極を前記半導体基板上で前記積層膜を介して前 記ソース領域上及び前記ドレイン領域上を交差するよう に形成することを特徴とする付記1に記載の半導体装置の製造方法。

16

【0093】(付配3)前記第1の工程において、前記不純物導入を行った後、続いて前記活性領域に増速酸化抑制機能を有する物質を導入し、所定の雰囲気中で前記半導体基板を熱処理して前記ソース領域及び前記ドレイン領域を形成することを特徴とする付記1又は2に記載の半導体装置の製造方法。

【0094】(付記4)前記増速酸化抑制機能を有する 10 物質は窒素、炭素、窒素又は炭素を含む化合物から選ば れた一種であることを特徴とする付記3に記載の半導体 装置の製造方法。

【0095】(付記5)前記増速酸化抑制機能を有する物質は窒素イオン又は炭素イオンであり、当該物質を前記活性領域にイオン注入することを特徴とする付記4に記載の半導体装置の製造方法。

【0096】(付記6)前記増速酸化抑制機能を有する物質はNO2, NO, NH3, C_xHy(x, yは適当な数)から選ばれた1種であり、当該物質の雰囲気中で熱20 処理して当該物質を前記活性領域に導入することを特徴とする付記4に記載の半導体装置の製造方法。

【0097】(付記7)前記活性領域に前記増速酸化抑制機能を有する物質を導入するに際して、前記活性領域表面に対して斜め方向から前記物質をイオン注入することを特徴とする付記5に記載の半導体装置の製造方法。

【0098】(付記8)電荷捕獲機能を有する前記第1 の絶縁膜はシリコン窒化膜であることを特徴とする付記 1~7のいずれか1項に記載の半導体装置の製造方法。

【0099】(付記9)半導体基板の表層にソース領域及びドレイン領域を備え、前記半導体基板上の前記ソース領域と前記ドレイン領域との間に、電荷捕獲機能を有する第1の絶縁膜の上下を第2及び第3の絶縁膜で挟む少なくとも3層からなる積層膜を介してゲート電極が形成されてなる半導体装置であって、前記ゲート電極は、前記半導体基板上で前記積層膜を介して前記ソース領域上及び前記ドレイン領域上を交差するように形成されており、前記ソース領域及び前記ドレイン領域は、前記不純物と共に、増速酸化抑制機能を有する物質を含むことを特徴とする半導体装置。

【0100】(付記10)前記増速酸化抑制機能を有する物質は窒素、炭素、窒素又は炭素を含む化合物から選ばれた一種であることを特徴とする付記9に記載の半導体装置。

【0101】(付記11)前記積層膜の前記第1の絶縁膜を容量絶縁膜として、前記半導体基板と前記ゲート電極とが容量結合してなる半導体メモリとして機能することを特徴とする付記9又は10に記載の半導体装置。

【0102】(付記12)前記積層膜の最下層である前 記第2の絶縁膜は、前記ソース領域上及び前記ドレイン 50 領域上において他の部位よりも厚く形成されていること

を特徴とする付記9~11のいずれか1項に記載の半導体装置。

【0103】(付記13)前記ソース領域上及び前記ドレイン領域上における前記第2の絶録膜の厚みが30nm~50nmの範囲内の値であることを特徴とする付記12に記載の半導体装置。

【0104】(付記14)半導体基板の表層にソース領域及びドレイン領域を備え、前記半導体基板上の前記ソース領域と前記ドレイン領域との間に、電荷捕獲機能を有する第1の絶縁膜の上下を第2及び第3の絶縁膜で挟 10 む少なくとも3層からなる積層膜を介してゲート電極が形成されてなる半導体装置の製造方法であって、半導体基板の活性領域の表層に不純物を導入し、所定の雰囲気中で前記半導体基板を熱処理して前記ソース領域及び前記ドレイン領域を形成した後に、前記積層膜を形成することを特徴とする半導体装置の製造方法。

【0105】(付記15)前配ゲート電極を前記半導体基板上で前配積層膜を介して前記ソース領域上及び前記ドレイン領域上を交差するように形成することを特徴とする付記14に記載の半導体装置の製造方法。

【0106】(付記16)前記不純物導入を行った後、 続いて前記活性領域に増速酸化抑制機能を有する物質を 導入し、所定の雰囲気中で前記半導体基板を熱処理して 前記ソース領域及び前記ドレイン領域を形成することを 特徴とする付記14又は15に記載の半導体装置の製造 方法。

【0107】(付記17)前記増速酸化抑制機能を有する物質は窒素、炭素、窒素又は炭素を含む化合物から選ばれた一種であることを特徴とする付記16に記載の半導体装置の製造方法。

【0108】(付記18)前記増速酸化抑制機能を有する物質は窒素イオン又は炭素イオンであり、当該物質を前記活性領域にイオン注入することを特徴とする付記17に記載の半導体装置の製造方法。

【0109】 (付記19) 前記増速酸化抑制機能を有する物質は NO_2 , NO, NH_3 , C_xH_y (x, yは適当な数) から選ばれた1種であり、当該物質の雰囲気中で熱処理して当該物質を前記活性領域に導入することを特徴とする付記17に記載の半導体装置の製造方法。

【0110】(付記20)前記活性領域に前記増速酸化 40 抑制機能を有する物質を導入するに際して、前記活性領域表面に対して斜め方向から前記物質をイオン注入することを特徴とする付記18に記載の半導体装置の製造方法。

【0111】(付記21) 電荷捕獲機能を有する前記第 1の絶縁膜はシリコン窒化膜であることを特徴とする付 記14~20のいずれか1項に記載の半導体装置の製造 方法。

[0112]

【発明の効果】本発明によれば、ビットラインとワード 50 ある。

ラインとの間の電気的絶縁を十分確保するとともに、パーズピークの発生等の不都合を抑止して優れた電荷保持特性を実現する半導体装置及びその製造方法、特に埋め込みピットライン構造の半導体メモリを提供することができる。

18

【図面の簡単な説明】

【図1】第1の実施形態による埋め込みピットライン型のフラッシュメモリの製造方法を工程順に示す概略断面図である。

② 【図2】図1に引き続き、第1の実施形態による埋め込みピットライン型のフラッシュメモリの製造方法を工程頃に示す概略断面図である。

【図3】各ビットラインと各ワードラインとが直交するように形成された様子を示す概略平面図である。

【図4】第1の実施形態によるフラッシュメモリを用いて記憶情報を費き込む様子を示す概略断面図である。

【図 5 】第 1 の実施形態によるフラッシュメモリを用いて記憶情報を消去する様子を示す概略断面図である。

【図6】第1の実施形態によるフラッシュメモリを用い 20 て記憶情報を読み出す様子を示す概略断面図である。

【図7】第1の実施形態及びその比較例によるフラッシュメモリにおけるソース/ドレインーゲート電極間の電圧とリーク電流との関係を示す特性図である。

【図8】第1の実施形態及びその比較例によるフラッシュメモリにおける記憶情報の消去/費き込みの回数と電荷保持特性との関係を示す特性図である。

【図9】第1の実施形態及びその比較例によるフラッシュメモリにおいて、記憶情報の消去/書き込みの回数と 閾値電圧(V_{th})との関係を示す特性図である。

30 【図10】第2の実施形態による埋め込みピットライン型のフラッシュメモリの製造方法を工程順に示す概略断面図である。

【図11】図10に引き続き、第2の実施形態による埋め込みピットライン型のフラッシュメモリの製造方法を工程順に示す概略断面図である。

【図12】第3の実施形態による埋め込みピットライン型のフラッシュメモリの製造方法を工程順に示す概略断面図である。

【図13】図12に引き続き、第3の実施形態による埋め込みピットライン型のフラッシュメモリの製造方法を工程順に示す概略断面図である。

【図14】従来例1による埋め込みピットライン型のフラッシュメモリの製造方法を工程順に示す概略断面図である。

【図15】従来例2による埋め込みピットライン型のフラッシュメモリの製造方法を工程頃に示す概略断面図である。


【図16】従来例3による埋め込みビットライン型のフラッシュメモリの製造方法を工程頃に示す概略断面図である

【符号の説明】


- 1 シリコン半導体基板
- 2 活性領域
- 3 犠牲酸化膜
- 4 レジストパターン
- 5 ビットライン
- 6 ONO膜

7 ワードライン


- 8 HTO膜
- 9 BPSG膜
- 11 上層配線
- 21 下層のシリコン酸化膜
- 22 シリコン窒化膜
- 23 上層のシリコン酸化膜





【図1】



【図2】









第1の実施形態の製造工程


第1の実施形態の製造工程









【図6】




(b)




(b)










【図8】






【図11】







第2の実施形態の製造工程

【図12】









第3の実施形態の製造工程


[図13]







第3の実施形態の製造工程

【図15】







従来例2の製造工程

フロントページの続き

Fターム(参考) 5F083 EP18 EP49 EP50 ER11 ER14

ER15 ER16 ER19 ER22 JA04

JA36 JA56 JA58 KA08 PR12

PR15 PR33 PR36 PR37 PR38

5F101 BA45 BC02 BC04 BE07 BH03

BH06 BH09 BH16